L'annuncio e i numeri dichiarati
Huawei ha presentato attraverso il canale ufficiale Kirin, come riportato da IT之家, il nuovo NPU basato sull'architettura Da Vinci che equipaggia la serie Kirin 9050, descritta come il primo chip τ con tecnologia di «piegatura logica». L'azienda dichiara un incremento delle prestazioni del 140% e una riduzione dei consumi del 66% rispetto alla generazione precedente, senza però indicare nel materiale la base di confronto né le condizioni di misurazione. Sono dati forniti dall'azienda, non verificati in modo indipendente.
Il NPU integra un motore Transformer, un motore di percezione a bassissimo consumo e l'architettura di calcolo eterogeneo CANN. L'elemento più rilevante è la dichiarazione che si tratta del primo modello MoE da 30B a essere eseguito direttamente sul dispositivo nel settore, supportato da ottimizzazione multi-livello della memoria e del calcolo e da quantizzazione a bassi bit.
Perché conta: l'AI senza cloud
La novità principale non è solo il dato sulle prestazioni, ma il fatto che un modello di grandi dimensioni possa funzionare in locale: secondo la fonte, il sistema opera senza connessione e senza attendere il cloud. Questo sposta parte dell'elaborazione dal data center al dispositivo, con possibili ricadute su latenza e privacy, anche se il materiale non quantifica nessuno dei due aspetti.
Le funzioni citate mostrano come la capacità di calcolo venga indirizzata verso l'interazione quotidiana: lettura dello schermo tramite AI, Xmage Smart Shooting 2.0 per l'elaborazione delle immagini,AI eye-tracking per girare pagina e mappe in modalità schermo spento 2.0. Sono esempi di utilizzo annunciati, non risultati di test indipendenti.
Contesto e questioni aperte
L'annuncio si collega a quanto dichiarato in ottobre durante l'evento media Kirin 2026: il responsabile della gestione prodotti dei chip per terminali wireless della divisione semiconduttori di Huawei, Xu Songyu, ha definito la serie Kirin 9050 il primo chip τ a piegatura logica, capace di aprire un nuovo decennio. Una slide riportata dalla fonte indica l'obiettivo di superare i 5 GHz per la frequenza dei core P entro il 2031: si tratta di una prospettiva a lungo termine, non di una specifica del prodotto attuale.
Restano da chiarire diversi punti che il materiale non affronta: quali dispositivi monteranno per primi il chip, con quale disponibilità e prezzo, come si comporta il modello da 30B in termini di memoria occupata e velocità effettiva, e se i dati su prestazioni e consumi siano misurati con parametri comparabili. Fino ad allora, le cifre vanno considerate dichiarazioni del produttore, riportate dalla fonte e non ancora verificate.
